FPGA 數位邏輯系統設計

第三章 邏輯處理

通訊 4A 0106C033 桑瑋佑

一 實驗目的:

以標準的解碼器電路為例，練習基本邏輯的處理方法。

二 步驟:

實驗時，先用 LoadPGA 程式將 ch03.rbt 的電路檔載入 FPGA 中，再用手分別按下 XC(0~3)的四個按鍵，藉由 LED 的顯示狀況就可確認 FPGA 是否正確執行預先規劃的 3 對 8 解碼電路。以下為電路圖。



三 結果: 以下為程式碼，為 Ch03.vhd 檔

```
   --The IEEE standard 1164 package, declares std_logic, rising_edge(),
etc.
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_arith.all;
use IEEE.std_logic_unsigned.all;

--
```

```
--*******************************************************
-- CH03 : practise BIT operators
--                              designed by Pei-Chong Tang, Jan. 1999
--*******************************************************
--
entity CH03 is
        port
        (       XB : out STD_LOGIC_VECTOR (7 downto 0);
                XC : in    STD_LOGIC_VECTOR (3 downto 0);
   XA : out STD_LOGIC_VECTOR (3 downto 0)
        );
end CH03;

architecture CH03_ARCH of CH03 is
begin
--
--*******************************************************
-- 3-to-8 address decoding
--
        XB(7) <= (XC(3) and not XC(2) and not XC(1) and not XC(0)); --
1000
        XB(6) <= (XC(3) and not XC(2) and not XC(1) and         XC(0)); -
-1001
        XB(5) <= (XC(3) and not XC(2) and         XC(1) and not XC(0)); -
-1010
        XB(4) <= (XC(3) and not XC(2) and         XC(1) and
XC(0)); --1011
        XB(3) <= (XC(3) and         XC(2) and not XC(1) and not XC(0)); -
-1100
        XB(2) <= (XC(3) and         XC(2) and not XC(1) and
XC(0)); --1101
        XB(1) <= (XC(3) and         XC(2) and         XC(1) and not
XC(0)); --1110
        XB(0) <= (XC(3) and         XC(2) and         XC(1) and
XC(0)); --1111
  XA(3 downto 0) <= "1111";
--
--*******************************************************
```

```
-- end of architechture
--
end CH03_ARCH;
```

以下為成果圖



此為原始狀態，XB0 燈不亮。



按下 XC0，XB1 燈不亮



輸入訊號 1101，XB2 燈不亮



輸入訊號 1100，XB3 燈不亮



輸入訊號 1011，XB4 燈不亮



輸入訊號 1010，XB5 燈不亮



輸入訊號 1001，XB6 燈不亮



輸入訊號 1000，XB7 燈不亮

四 結論與心得

第二次上課後，我感覺自己開始慢慢進入狀況了。這次學習的主題是邏輯閘，雖然大一時在計算機概論和數位邏輯設計課上接觸過類似內容，但這次的學習讓我更有實際設計與應用的體驗。儘管程式並不是我們自己完全從頭編寫，但我們能讀懂程式碼的每個部分，這也說明我們的能力在逐步提升。

這次課程主要聚焦在 AND、OR 和 NOT 邏輯閘的運用，這些看似簡單的元件，經過巧妙組合後，實際上能解決很多問題。尤其是透過老師講解的輸出反向技巧，有效地處理了輸出結果中 1 多 0 少的情況，讓我們能用更精簡的程式碼達成預期的功能。

最後，雖然 FPGA 乍看之下似乎很複雜，但在我們理解了每個區塊的程式碼後，發現其實結構清晰、易於理解，讓我對這門課的學習更有信心。